Programas por smgenerator.sf.net

SmGen es un generador de máquinas de estado finito para Verilog. Sin embargo, no es una herramienta de entrada de FSM. La entrada es similar al comportamiento verilog. SmGen genera un diseño basado ensynthesizabe FSM a partir