Programas por dsp-gatech.sf.net

Este proyecto desarrolla un procesador DSP optimizado para operaciones FIR/IIR/DCT. La codificación se realiza en VHDL, y está destinada a ser sintetizada por Altera Quartus II.