Este proyecto desarrolla un procesador DSP optimizado para operaciones FIR/IIR/DCT. La codificación se realiza en VHDL, y está destinada a ser sintetizada por Altera Quartus II.
historial de versiones
- Versión initial publicado en 2004-11-24
Varias correcciones y actualizaciones - Versión N/A publicado en 2004-11-24
Detalles del programa
- Categoría: Desarrollo > Otro
- Editor: dsp-gatech.sf.net
- Licencia: Gratis
- Precio: N/A
- Versión: Array
- Plataforma: windows