SmGen

Licencia: Gratis ‎Tamaño del archivo: N/A
‎Calificación de usuarios: 3.0/5 - ‎1 ‎Votos

acerca de SmGen

SmGen es un generador de máquinas de estado finito para Verilog. Sin embargo, no es una herramienta de entrada de FSM. La entrada es similar al comportamiento verilog. SmGen genera un diseño basado ensynthesizabe FSM a partir de él. El diseñador proporciona explícitamente los límites de reloj.