Signs - VHDL Hardware Developement 0.6.3

Licencia: Gratis ‎Tamaño del archivo: N/A
‎Calificación de usuarios: 3.0/5 - ‎1 ‎Votos

Signs es un entorno de desarrollo para diseños de hardware en VHDL y otros lenguajes de descripción de hardware. Proporciona herramientas de síntesis y simulación que están totalmente integradas en un plugin Eclipse, incluyendo visores gráficos de netlist y forma de onda.

historial de versiones

  • Versión 0.6.3 publicado en 2007-01-11
    Varias correcciones y actualizaciones
  • Versión 0.6.3 publicado en 2007-01-11

Detalles del programa