Logic Breadboard Simulator es un simulador de circuito lógico con editores de tableros y esquemas, entrada HDL, osciloscopio digital virtual. La placa de pan tiene las siguientes características. Conectores de alimentación, dos generadores de reloj independientes, alcance con 32 canales. Selección de orificios y dispositivos de un solo toque. Cable a resistencia, LED, LED + transformación de resistencia. Biblioteca de dispositivos. 7 pasos de deshacer/rehacer. Circuitos personalizados. Pantalla de 7 segmentos. Ics: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 Componentes esquemáticos disponibles actualmente: Transistores: NMOS, PMOS Puertas lógicas: buffer, inverter, y, nand, o, nor, exor, exnor, búfer de tres estados e inversor Flip flops: D pestillo, borde activado D, JK chanclas, monoestable Multiplexores: 2 a 1, 4 a 1, 8 a 1. Demultiplexores: 1 a 2, 1 a 4, 1 a 8 Indicadores: LED, sonda de osciloscopio Pantallas: decimal, hexadecimal Interruptores: botón de palanca, botón pulsador Constantes: altas y bajas. El editor de esquemas proviene de la aplicación & logics con algunas mejoras. Cuatro veces más grande lienzo, router más rápido. Los subrúmeros de la placa de pan pueden tener etiquetas de puerto. Simplemente ponga una anotación en el circuito. La sintaxis es simple. Comience con . y separar etiquetas con puntos. Si el puerto es negado que la etiqueta de inicio con el valor de . El número de etiquetas de puerto debe ser igual al número de puertos. E.g. . B.C.-LT.-BI/RBO.-RBI. D.A.GND.e.d.c.b.a.g.f.Vcc El lugar de los circuitos personalizados es el directorio "ics". Características del editor de esquemas: subcircuito personalizado (caja negra), menú contextual, autorouter, 7 pasos de deshacer/rehacer, etiquetas para conexiones lejanas, ampliación automática en la selección, clonación, rotación, movimiento bloqueado y desbloqueado, alineación vertical y horizontal, mover al centro. El simulador de circuito digital funciona con tres niveles lógicos y tres valores de impedancia. Son bajos, indefinidos y altos. Los cables opcionalmente pueden mostrar niveles lógicos. El modelado de nivel de conmutación, el modelado a nivel de compuerta y el modelado de nivel de dispositivo complejo se pueden mezclar en un circuito. El simulador detecta errores de tiempo de ejecución y coloca mensajes de error en el esquema. Los errores detectados son: Condiciones temporales de cortocircuito. Cuando las salidas conectadas tienen niveles diferentes o indefinidos y tienen una impedancia baja o indefinida. Detección de picos. Cuando una entrada recibe un impulso más corto que el valor configurado. Configuración de flip flop, espera, recuperación, reanudar violaciones de tiempo. Las chanclas pueden entrar en un estado metastable en estos casos. El osciloscopio digital virtual tiene las siguientes características actuales: inicio, tiempo de parada, ajuste de la longitud del búfer, desplazamiento de tiempo y zoom, desplazamiento hacia arriba/abajo, visualización de estados lógicos bajos, altos e indefinidos. La aplicación contiene extensión HDL. Es posible describir un circuito en un cuadro usando un subconjunto muy pequeño de Verilog. La demostración gates.s carga el siguiente módulo desde el archivo simple.v: módulo smpl_circuit (A,B,AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT); entrada A,B; salida AND,NAND,OR,NOR,XOR,XNOR,BUF,NOT; y #10 g0(Y,A,B); nand #10 g1(NAND,A,B); o #10 g2(OR,A,B); ni #10 g3(NOR,A,B); xor #10 g4(XOR,A,B); xnor #10 g5(XNOR,A,B); buf #10 g6(BUF,A); no #10 (NOT,A); endmodule
y el archivo test1.v: circuito del módulo (A,B,C,y); entrada A,B; salida y; cable e; y #30 g1(e,A,B); o #30 g2(y,e,C); endmodule No hay detección de errores en tiempo de ejecución dentro de los cuadros. Solo se muestra el primer error de tiempo de compilación. El programa viene con circuitos de demostración incorporados. Te ayudan a empezar rápidamente. Consulte http://www.hexastyle.com/home/andlogics/first-3-steps para obtener más información. Puede simular, analizar y modificar fácilmente el funcionamiento y el tiempo de los ejemplos. Construido en ejemplos: 74160, 74163 contador síncrono 74180 generador de paridad de verificador 74181 4 bits ALU 74147, codificador de prioridad 74148 modelado a nivel de transistor de puertas CMOS Más ejemplos se pueden descargar desde aquí: http://www.hexastyle.com/home/andlogics/download-examples
historial de versiones
- Versión 1.37 publicado en 2016-11-24
Se ha añadido la visualización de 7 segmentos al esquema. - Versión 1.34 publicado en 2016-10-25
Añadido manejo de permisos en Android 7.0 Nougat.
Detalles del programa
- Categoría: Negocio > PIMS & Calendarios
- Editor: Hexastyle
- Licencia: Prueba gratuita
- Precio: $0.99
- Versión: 1.37
- Plataforma: android