Se trata de una herramienta formal de verificación de equivalencia desarrollada por IIT Guwahati que se puede utilizar para verificar la equivalencia funcional entre circuitos (combinados y secuenciales) de los formatos BLIF, verilog y EDIF.
historial de versiones
- Versión equiitg_1.2%20beta publicado en 2009-07-02
Varias correcciones y actualizaciones - Versión equiitg_1.2 beta publicado en 2009-07-02
Detalles del programa
- Categoría: Desarrollo > Otro
- Editor: equiitg.sf.net
- Licencia: Gratis
- Precio: N/A
- Versión: 1.2
- Plataforma: windows